

⑫ 公開特許公報 (A) 昭61-221808

⑬ Int. Cl.	識別記号	厅内整理番号	⑭ 公開 昭和61年(1986)10月2日
G 05 D 3/12		7623-5H	
B 41 J 29/38		6822-2C	
H 02 P 5/00		7315-5H	
// B 41 J 19/18		6822-2C	審査請求 未請求 発明の数 1 (全4頁)

⑮ 発明の名称 サーボ回路

⑯ 特願 昭60-62548

⑰ 出願 昭60(1985)3月27日

⑱ 発明者 西川潔明 東京都港区芝5丁目33番1号 日本電気株式会社内

⑲ 出願人 日本電気株式会社 東京都港区芝5丁目33番1号

明細書

1. 発明の名称

サーボ回路

2. 特許請求の範囲

モータの変位量に応じて位相が変化する位相変調波と、その搬送波とを入力する論理ゲート回路と、

該論理ゲート回路の出力を積分してモータの変位量に応じたアナログ信号を出す積分回路と、

該積分回路の出力をデジタル値に変換するアナログ・デジタル変換手段を含み、該アナログ・デジタル変換手段の出力によってモータの変位量、回転方向および速度を演算してモータの起動停止を制御するためのドライブ信号を発生する制御回路とを備えたことを特徴とするサーボ回路。

3. 発明の詳細な説明

産業上の利用分野

本発明は、モータの回転速度および停止位置等

を制御するサーボ回路に関し、特にシリアルプリンタに使用されるサーボ制御回路に関する。

発明の概要

本発明は、モータの変位量に応じて位相が変化する位相変調波と、その搬送波とを入力する排他的論理回路と、

該排他的論理回路の出力を積分してモータの変位量に応じたアナログ信号を出す積分回路と、

該積分回路の出力をデジタル値に変換するアナログ・デジタル変換手段を含み、該アナログ・デジタル変換手段の出力によってモータの変位量、回転方向および速度を演算してモータの起動停止を制御するためのドライブ信号を発生する制御回路とを備えて、その制御回路の一部または全部の機能をマイクロプロセッサによって実現できるようにしたものである。

回路規模を縮小して価格を低下し、柔軟性を増加できるという効果がある。

従来技術

従来、この種のサーボ回路は、モータの変位量および回転方向に応じて位相が変化する位相変調波と、搬送波との位相差を回路的に検出して、モータが一定角度変位するたびに回転方向に対応して方向別に方向パルスを発生させ、該方向パルスを計数してモータの位置を算出するとともに、単位時間内のパルス数を計数して速度信号を発生させ、これらに基づいてモータの回転停止等の制御を行なうようにしている。上述の演算処理は、すべて電気回路によつて行なわれるため、従来のサーボ回路は制御回路が大規模になり高価なものとなるという欠点がある。

発明が解決しようとする問題点

本発明は、上述の従来の欠点を解決し、モータの変位量に応じた位相変調波を、マイクロプロセッサが処理できる信号に変換することにより、簡単な回路でモータを制御することができるようとするものである。

発明の構成

本発明のサーボ回路は、モータの変位量に応じ

排他的論理回路6は位相変調波Eと搬送波Fの排他的論理回路をとつて積分回路7に入力させる。排他的論理回路6の出力は搬送波Fと位相変調波Eの位相が一致しているときは常に“0”であり、180°の位相差のときは排他的論理回路6の出力は常に“1”となり、また例えば90°の位相差のときは搬送波の1周期中1/2の期間“1”で後の期間は“0”となる。従つて、位相差が0～180°の間では、位相差が大きくなるに従つて排他的論理回路6の出力する“1”的期間が長くなつて、そのデューティ比は0から1まで上昇する。従つて、積分回路7の出力するアナログ位置信号Gは例えば0から1Vに上昇する。位相差が180°を越えると、今度は排他的論理回路6の出力のデューティ比が1からだんだん小さくなり、360°の位相差では0となる。すなわち、アナログ位置信号Gは1Vから0Vに減少する。従つて、マイクロプロセッサ1はアナログ位置信号Gによってモータの変位量を知ることが可能である。また、今例えればモータの停止位置を

て位相が変化する位相変調波と、その搬送波とを入力する論理ゲート回路と、

該論理ゲート回路の出力を積分してモータの変位量に応じたアナログ信号を出す積分回路と、

該積分回路の出力をデジタル値に変換するアナログ・デジタル変換手段を含み、該アナログ・デジタル変換手段の出力によつてモータの変位量、回転方向および速度を演算してモータの起動停止を制御するためのドライブ信号を発生する制御回路とを備えたことを特徴とする。

発明の実施例

次に、本発明について、図面を参照して詳細に説明する。

第1図は、本発明の一実施例を示すブロック図である。すなわち、制御対象となるモータ3は、ドライブ回路2から供給されるドライブ信号Cによつて駆動される。そして、モータ3の回転軸に取付けられた位相変調波発生トランジスタ5からは、搬送波Fの位相をモータの変位量に応じて変化させた位相変調波Eが出力される。

上記位相差が90°である位置に定められているものとすると、停止位置でのアナログ位置信号Gは0.5Vであるから、正方向に回転するときは0.5Vから上昇して1Vになつた後に1V～0Vの間を変位量に応じて周期的に変化し、逆方向に回転するときは0.5Vから一旦0Vになつた後に0V～1Vの間を周期的に変化する。従つて、回転開始時のアナログ位置信号Gの電圧変化の方向によつてモータの回転方向を知ることが可能である。また回転速度は、単位時間内のアナログ位置信号Gの電圧変化によつて知ることは勿論である。排他的論理回路6に代えて、アンドゲートまたはオア回路等の論理ゲート回路を使用してもよい。ただし、その場合はモータの変位量とゲート出力のデューティ比との対応関係、従つてアナログ位置信号Gとの対応関係は上記と異なる対応となることは勿論である。

マイクロプロセッサ1は、A/Dコンバータを内蔵しており、アナログ位置信号Gをデジタル信号に変換してモータ3の現在の変位量、速度および

回転方向を算出して、目標速度、目標位置との誤差に応じたパルス幅変調ドライブ信号Bを出力する制御回路を構成している。

次に、本実施例の動作について説明する。マイクロプロセッサ1は外部からモータ制御情報Aが入力されると、アナログ位置信号Gによってモータが停止していることを確認した後、パルス幅変調ドライブ信号Bを発して、モータドライブ回路2を介してモータ3を駆動させる。モータ3が駆動されると位相変調波発生トランジスタ5からモータ3の角変位に応じて位相変調された位相変調波Eが出力され、排他的論理回路6は搬送波Fと位相変調波Eの位相差に応じて前述したようなデューティ比のパルスを出力し、これが積分回路7で積分されてアナログ位置信号Gとなる。マイクロプロセッサ1はアナログ位置信号Gによってモータ3の回転変位量、回転方向および回転速度を算出して、時々刻々と変化する目標位置までの残りの変位量に応じて順次最適な速度設定を行ない、該速度設定値とアナログ位置信号Gから得ら

る。

第2図は本発明の他の実施例を示すブロック図である。この場合は、アナログ・デジタル変換回路11をマイクロプロセッサ8の外部に付加してアナログ・デジタル変換に要するマイクロプロセッサ8の負担を減少し、さらにマイクロプロセッサ8から出力される速度および位置誤差情報Hと、クロック信号Iをカウンタ10で循環的にカウントしたカウント値Jとを比較して、上記誤差情報に応じて出力パルス幅を変化させるデジタルコンパレータ9を設けて、該デジタルコンパレータ9によってパルス幅変調ドライブ信号Bを出力することにより、パルス幅変調ドライブ信号をマイクロプロセッサ自身で演算発生する処理の負担を除去したものである。この場合は、アナログ・デジタル変換回路11、マイクロプロセッサ8、カウンタ10およびデジタルコンパレータ9で制御回路12を構成し、前述の実施例と同様な動作により同様な効果を奏することができる。

れたモータ3の実際の速度とを比較し、その速度誤差に応じてパルス幅変調したパルス幅変調ドライブ信号Bを発生してモータドライブ回路2を介してモータ3を駆動して目標位置近傍までの速度制御を行なう。そして、モータ3が目標位置近傍まで変位した時点で、速度設定値を0とすると共に、現在のモータ3の回転速度と目標点までの距離を位置誤差情報として求め、該位置誤差情報に応じてパルス幅変調したパルス幅変調ドライブ信号Bを発生して、モータドライブ回路2を介してモータ3の位置決めを行なう。本実施例は、排他的論理回路6によってモータの変位に応じたデューティ比のパルスを発生させ、それを積分してアナログ位置信号Gを得ることにより、マイクロプロセッサ1が処理可能な信号に変換して、マイクロプロセッサ1によってモータの制御を行なうため、従来のように大規模な回路が必要でないという効果がある。排他的論理回路6に代えて、アンドゲートまたはオア回路等を使用した場合も同様な動作により、同様な効果を奏することができ

発明の効果


以上のように、本発明においては、モータの変位量に応じた位相変調信号を論理ゲート回路および積分回路によってマイクロプロセッサが処理可能な信号に変換し、制御回路の一部または全部の機能をマイクロプロセッサによって実現できるよう構成したから、制御回路を簡素化して柔軟性を増加し、かつ価格を低下させることができるという効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例を示すブロック図、第2図は本発明の他の実施例を示すブロック図である。

図において、1：マイクロプロセッサ、2：モータドライブ回路、3：モータ、4：モータ電流検出用抵抗、5：位相変調波発生トランジスタ、6：排他的論理回路、7：積分回路、8：マイクロプロセッサ、9：デジタルコンパレータ、10：カウンタ、11：アナログ・デジタル変換回路、12：制御回路。

ガ 1 図



ガ 2 図

